摘要：快速系统原型技术已成为SoC(片上系统)验证的主要手段之一，但大多数年原型描述仍使用Verilog/VHDL语言，描述效率低。以软件编译式系统设计（SCSD）为基础，提出了SoC的原型验证流程，用Handel-C语言描述SoC原型，并直接实现在原型验证硬件上；用SCSD的软件工具、RC1000和RC200硬件平台搭建一个SoC原型验证系统的样机，并在样机上完成了Lena图像处理SoC的原型验证；在反复试验的基础上，改进了SoC原型验证流程，并设计出了新的原型电路板。

    关键词：原型 SoC 验证 软件编译式系统设计 Handel-C

由于SoC 设计复杂度不断增加，使得缩短面市时间的压力越来越重。虽然充分利用IP核大大减少了SoC 的设计时间，但SoC 验证仍然非常复杂耗时。SoC 和ASIC的最大不同之处在于它的系统特性，除了大量硬件模块之外，SoC 还需要大量的软硬件和软件，如操作系统、驱动程序、通讯协议以及应用程序等。SoC 硬件模块数目众多、内嵌软件复杂，传统的基于逻辑模拟的验证方式已不再可行。尤其是软硬协同验证时，模拟时间之长令人难以忍受。为了缩短SoC 验证时间，快速系统原型（Rapid System Protorype）验证，即硬件原型和软件原型结合验证，已经成SoC 流程前期阶段的常用手段。

快速系统原型验证的本质在于快速地实现SoC 设计中的硬件模块，让软件模块在真正的硬件上高速运行，实现SoC 设计的软硬件协同验证。该技术实现的基础是强大的FPGA和有力的设计描述及编译工具。原型验证系统由三个部分组成：系统硬件、软件编译器和运行程序。系统硬件设计的核心部分是定制的FPGA并系统，用来实现SoC 设计中的关键模块和Mpeg编码器，系统硬件的常规模块可由商用芯片实现。软件编译器则把寄存器级或门级设计及其验证环境扁平化，映射到系统硬件。运行程序控制原型系统的运行、设计调试，一般采用C-API编程，并且有开关的软件结构，便于后期紧密集成。

    快速系统原型验证采用商用芯片实现设计中的常用模块，只有核心模块才用FPGA实现，因此提高了原型系统的速度，减少了原型描述及其实现的工作量，降低了原型验证系统的成本，更适合于开发出针对某个领域的验证平台。但目前的SoC 原型的描述主要使用Verilog或者VHDL，描述的级别低、复杂度高、容易出错，因此不能很快地实现SoC 的原型。本文的目的就是找出一种方法，用高级语言（如C语言）来描述SoC 的原型，并实现在设计的原型验证硬件上。

1 SoC 原型的Handel-C描述及其实现淤积

Celoxica公司提出的软件编译式系统设计（Software Compiled System Design,SCSD）把软件设计技术引入硬件设计，直接用Handel-C语言描述硬件设计，大大改善了（DK）、平台开发工具（PDK）以及系统级硬件描述语言Handel-C等。DK可以编辑、模拟、调试并编译Handel-C源代码，生成EDIF、Verilog或VHDL代码，并能够与ModelSim一起协同模拟Handel-C和Verilog设计。PDK由数据流管理器（DSM）、平台抽象层（PAL）和平台支持库（PSL）三个层面构成。通过DSM，可以很方便地在软件和硬件之间实现转移设计的功能，便于快速地划分设计，找到最优的划分方案；PAL提供与API方式访问原型电路板一致的硬件资源，实现Handel-C设计的可移植性；PSL为DK和Handel-C设计提供与电路板、可编程器件或开发工具有关的支持，更接近驱动程序的概念。

SCSD的整套软件工具能够把Handel-C描述的设计直接实现到FPGA上，因此非常适合SoC 原型的描述及其实现。本文以SCSD为基础，提出了SoC /IP的原型验证流程，如图1所示。

    在SoC 原型验证中，不同的硬件模块用不同的方式实现。处理器用主机CPU或者原型硬件中的嵌入式处理器实现；存储器用原型硬件中与FPGA直接相连的存储器排实现；Verilog描述的核心模块在FPGA中实现；和中长跑餐桌设模块用原型硬件中的外设资源实现；模块之间的互连实现在FPGA和原型硬件的互连总线上。IP原型验证需要确定它的外围逻辑环境、验证向量生成机制和验证结果分析检查策略。本文把SoC 和IP验证中所有需要描述的模块及其互连与原型硬件的映射关系以及原型验证的硬件支持统称为设计的验证环境。被验证的设计用Verilog/VHDL语言描述，验证环境用Handel-C语言描述。

Handel-C描述完成后，用模拟器ModelSim和Handel-C开发工具DK协同模拟、调试设计和验证环境，这样可用较少的验证向量检查验证环境的正确性。模拟成功后，DK把验证环境的Handel-C描述编译为Verilog描述。然后调用综合工具（Synplify）对设计及其验证环境的Verilog描述进行编译优化。接着调用Xilinx的布局布线工具（ISE），把优化的Verilog描述转换为原型系统硬件的配置数据。原型系统配置完毕后，就可以启动系统执行原型验证了。如果模块设计的RTL优化已经完成，就无需调用Synplify进行优化，直接输入ISE即可。

在SoC 软硬件协同验证中，首先通过DK，协同模块C/C++描述的软件、Handel-C描述的验证环境和Verilog描述的模块；然后把软件编译成SoC 处理器的目标代码，让软件在原型系统中高速运行，执行验证。主机PC上运行的诊断软件与SoC 的软件模块的描述实现流程基本一致，只是最终实现运行在主机的处理器上。

2 SoC 原型验证系统样机

本文利用可配置计算电路板RC1000和SoC 设计展示评估平台RC200搭建了一个原型验证系统的样机，以充分体验SCSD的优缺点，为以后SoC 原型验证系统的设计做一些基础性研究工作。

原型验证系统的样机由PC主机、RC1000和RC200构成，如图2所示。在功能定位上，PC主机是主控子系统，RC1000和RC200共同组成原型子系统。RC1000插在PC主机的PCI插槽中。RC200和PC主机之间用并口总线连接。RC1000和RC200之间用自制的34位总线连接。

PC主机与原型子系统之间通信的方式有三种：单数位、字节和DMA。单数位方式使用GPI和GPO两根信号线进行一位的数据通信，可用来传递一个状态。字节方式使用RC1000控制/状态端口进行单字节数据传输，可用来传递控制命令或状态信息；两者采用握手协议，只有在操作完成之后才能返回。前两种方式一般用来对存储器所有权的交换进行同步，DMA方式一般用来大量数据的传输。首先主机以DMA方式在SRAM中写入数据；然后FPGA获得SRAM所有权后，读取数据并进行处理，将结果写入SRAM；最后主机又以DMA方式取回结果。

RC1000的FPGA外接四排SRAM，其中任何一排都可以赋给FPGA或者主机。SRAM是主机和原型子系统交换数据的缓冲区。

把RC1000和RC200连接起来，共同构成原型子系统弥补了两者的缺点：首先，为RC1000提供多种接口标准支持，如音视频输入输出、Internet和Bluetooth、触摸屏、串/并口等；其次，增强RC200的调试诊断能力，运行过程中的数据可以通过RC1000传输到主机，因此可以和模拟环境中一样观察分析信号；另外，还扩展了系统的逻辑容量：RC1000的FPGA有2.5M系统门，RC200的FPGA有1M系统门，所以整个子系统的逻辑容量为3.5M系统门，可以实现更大设计的原型验证。

并口总线是PC主机和RC200之间唯一的通信渠道。PC主机只能通过并口总线下载RC200配置数据，或者读写RC200上SmartMedia卡中内容。而RC1000配置可通过PCI总线实现，有多种灵活的配置方式。

RC1000的可编程时钟可以提供400kHz～100MHz的时钟频率。它的输出时钟从“OUT”端口输出，经由连接总线驱动RC200，实现RC1000和RC200的时钟同步。

2 Lena图像处理SoC原型原型验证，如图3所示。主机处理器代表SoC处理器的原型；RC1000实现图像扭曲算法，是专用图像处理模块；RC200是显示驱动模块及显示装置。

Lena图像数据以静态库文件的方式嵌入程序源代码。主机程序启动后，首先对原型子系统进行配置，然后用DMA方式把图像数据送入RC1000的存储器中。数据传输结束后，主机用控制端口通知RC1000进行处理。RC1000对Lena图像进行扭曲处理，处理完一帧后，用状态端品通知主机取回结果，并在主机显示器上显示。主机拿到结果后，通知RC1000继续处理。如此反复。也就是说，主机以DMA方式传输一帧静态图像，然后再以DMA方式逐帧取回处理结果，在主机显示器上得到扭曲变幻的动态图像。

在RC1000对每帧图像的处理过程中，是以像素为单位把图像数据传递给RC200的。像素数据的传送使用三条信号线，分别是Data、Write和RC200Rdy。Data是16位的数据总线，用来发送像素数据。Write是RC1000发送数据的标志信号线。RC200Rdy表明RC200是否准备好接收像素数据Data。像素数据的发送协议与握手协议类似。在RC1000处理像素的过程中，Write为0，像素处理完成后，如果RC200Rdy为1，则开始发送数据Data，同时把Write置为1通知RC200接收数据；如果RC200Rdy为0，RC1000就进入等待状态，直至RC200Rdy跳变为1。在RC200接收、处理数据的过程中，RC200Rdy被置为0。

RC200接收到的数据是16位的，但它只支持24位或者30位的显示数据。因此，对16位的像素数据应加以处理，把它扩展到24位。动态图像的显示借助Frame Bufferdb实现，这是Celoxica的视频显示核。它用两个存储器排作为视频缓冲器，交替接收数据和驱动显示。

4 实验结果及系统原型的性能分析

Lena图像处理及其试验表明：SCSD能够有效、快速地实现SoC的原型验证和IP的仿真难证。但用于SoC原型验证，尚有不足之处。首先，它只支持设计的可配置逻辑实现，不支持诊断能力的实现；其次，它只能在单个FPGA上实现设计，不能把Handel-C设计划分在多个FPGA上实现。而这两点对于原型验证来说却非常重要。

诊断就是在原型运行过程中如何实现重要信号的收集和分析。诊断涉及到监测点的指定及其实现，以及监测点数据的处理分析。在Verilog中指定监测点相对简单，因为有现在的工具-Synplicity的Idenfify。在Handel-C中还没有现成办法指定监测点。其指定和实现机制需要进一步的研究。可行的办法就是，行用DK把Handel-C描述的验证环境或设计编译成Verilog描述，然后再在Identify中指定监测点。实现就是在硬件上获得并表现这些监测点的信号，如把这些信号直接或者经过某种处理后输出到逻辑分析仪或PC主机。但这需要圆形硬件的支持。

大规模块设计需要多个FPGA实现。因此对于原型验证，需要把设计划分到多个FPGA上实现。比较快捷的方法是：先用DK把Handel-C设计编译为Verilog描述，然后用Synplicity的设计划分工具Certify划分，最后用Xilinx公司的布局布线工具生成配置数据。也可以进一步研究如何划分Handel-C设计。改进的SoC/IP原型验证流程及所用的软件工具如图4所示。

    为了支持原型验证的诊断能力、实现大规模SoC设计的原型验证，设计了一款全新的原型电路板，其功能示意图如图5所示。电路板使用三个FPGA，采用环形互连结构。原型FPGA之间的互连便于设计在两者之间划分。而接口FPGA与两者之间的连接则用于对设计内部接点实现监督，对配置数据进行下载。接口FPGA外接六排存储器（32位SRAM），因此每周期最多可以并行监督192个内部信号。运行过程中，监测点的信号值直接存入SRAM。主机以DMA方式读取SRAM中的信号值，从而实现软件读取原型硬件运行过程中的数据，开发工程师可以像在模拟环境中一样观察分析自己感兴趣的信号。这就部分解决了长久以来困扰硬件仿真或原型的问题（诊断能力很差）。如果监测点的信号数据量很大，无法通过PCI总线实时传送到PC主机或分析困难时，可在接口FPGA中进行处理，数据处理之后再传送过去。但有时用逻辑分析仪分析信号更适合也更方便，因此电路板上还设计了一个逻辑分析仪与接口FPA连接的插槽。该原型电路板支持两种扩展方式：电路板扩展和插件扩展。电路板扩展就是在系统的PCI总线中加入更多原型电路板，以骓更大模块的电路。此时，电路板之间可采用速度可高至射频的高速连接总线，PCI总线只是用来实现控制和诊断。扩展插槽中可以插入不同的小尺寸外设以及数模/模数电路板，以扩展原型系统的原型能力。Rocket I/O接口支持射频模块的接入。

SCSD可以加快SoC原型验证的描述和实现，但无法实现诊断和设计的划分。本文在数次试验的基础上，提出了改进的原型实现流程，并重新设计原型电路板。然而，这只是为SoC原型验证系统的开发找到了一个很好的方向，并作了一些基础性的研究工作。要实现它，还有很多工作要做。